ส่งข้อความ
บ้าน ผลิตภัณฑ์USRP SDR

Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System

ได้รับการรับรอง
จีน Wuhan Tabebuia Technology Co., Ltd. รับรอง
สนทนาออนไลน์ตอนนี้ฉัน

Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System

Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System
Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System

ภาพใหญ่ :  Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System

รายละเอียดสินค้า:
สถานที่กำเนิด: จีน
ชื่อแบรนด์: Luowave
หมายเลขรุ่น: E310
การชำระเงิน:
จำนวนสั่งซื้อขั้นต่ำ: 1 ชิ้น
ราคา: USD
รายละเอียดการบรรจุ: กล่องกระดาษ\กล่องกระดาษ
เวลาการส่งมอบ: สินค้าเฉพาะจุดหรือ 30 วัน
เงื่อนไขการชำระเงิน: ที/ที
สามารถในการผลิต: 1 ชิ้น

Ettus ฝังตัว USRP SDR E310 ตัวรับ Universal Software Radio อุปกรณ์ต่อพ่วง GPS System

ลักษณะ
แสงสูง:

e310 วิทยุซอฟต์แวร์สากลอุปกรณ์ต่อพ่วง 357g

,

ettus usrp e310 357g ในตัว

,

USRP SDR GPS

อุปกรณ์ต่อพ่วงวิทยุซอฟต์แวร์สากล, USRP-LW E310

ภาพรวมผลิตภัณฑ์:

ตัวรับส่งสัญญาณ RF front-end AD9361 ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz และความถี่หลายแบนด์จาก 70 MHz ถึง 6 GHz และสามารถรองรับ 2X2 MIMO

ธนาคารตัวกรองที่เลือกไว้ล่วงหน้าในส่วนหน้า RF ของลิงค์ส่งและลิงค์รับช่วยปรับปรุงการเลือกความถี่

โปรเซสเซอร์เบสแบนด์ใช้ชิป zynq 7020 FPGA ของ Xilinx ซึ่งฝังด้วย ARM dual-core CPU

ชุด USRP แบบฝังใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์กแบบฝังตัวเพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นถูกติดตั้งไว้ล่วงหน้า

ซอฟต์แวร์ UHD และเครื่องมือพัฒนาของบริษัทอื่น เช่น GNU Radio

 

คุณสมบัติหลัก:

  • ความครอบคลุมความถี่ 70 MHz-6 GHz
  • แบนด์วิดธ์สัญญาณสูงสุด 56MHz
  • ตัวรับส่งสัญญาณ MIMO 2x2
  • ลิงค์ตัวรับส่งสัญญาณมีธนาคารตัวกรองที่เลือกไว้ล่วงหน้า
  • โปรเซสเซอร์ ARM Cortex A9-886 MHz แบบดูอัลคอร์, Xilinx Zynq 7020 SoC FPGA
  • 1GB DDR3 RAM สำหรับ ARM CPU, 512 MB DDR3 RAM สำหรับ FPGA Logic
  • อัตราการสุ่มตัวอย่างจากโปรเซสเซอร์ FPGA ถึง ARM สูงถึง 10MS/s
  • สนับสนุนการใช้การซิงโครไนซ์นาฬิกา PPS อ้างอิง
  • ตัวรับระบบ GPS ระบุตำแหน่งทั่วโลกแบบบูรณาการ
  • หน่วยวัดแรงเฉื่อย 9 แกนในตัว
  • อินเทอร์เฟซอีเทอร์เน็ต 1 Gb และอินเทอร์เฟซ USB
  • ขนาด: 133 x 68.2 x 26.4 มม. น้ำหนัก: 357 ก
  • ระบบปฏิบัติการ OpenEmbedded ในตัว
  • รองรับโอเพ่นซอร์ส UHD 3.8.0 หรือไดรเวอร์ที่ใหม่กว่าและอินเทอร์เฟซ API
  • กรอบการพัฒนา FPGA รองรับ RFNoC
  • สนับสนุน GNU Radio
  • อินเทอร์เฟซเสียงที่แผงด้านหน้าถูกยกเลิก
  • OpenEmbedded Linux
  • ไดรเวอร์ฮาร์ดแวร์ USRP (UHD) ซอฟต์แวร์โอเพ่นซอร์ส API เวอร์ชัน 14.0 หรือสูงกว่า
  • กรอบงานการพัฒนา RFNoC™ FPGA
  • พารามิเตอร์ที่เกี่ยวข้อง:

 

หมวดหมู่พารามิเตอร์ ค่า ยูนิต หมวดหมู่พารามิเตอร์ 数值 单位
ป้อนข้อมูล/เอาท์พุต พารามิเตอร์ประสิทธิภาพ RF
อินพุตแรงดันไฟฟ้ากระแสตรง 5-15 วี ช่วงความถี่ 706000 เอ็มHz
การใช้พลังงาน 2-6 W กำลังขับ >10 dBm
พารามิเตอร์โมดูลการแปลง เข้าสู่จุดสกัดกั้นอันดับสาม -20 dBm
อัตราการสุ่มตัวอย่าง ADC (สูงสุด) 61.44 เอ็มS/s รูปเสียงรบกวน <8 dบี
ความละเอียด ADC 12 บิต คุณสมบัติทางกายภาพ    
อัตราการสุ่มตัวอย่าง DAC 61.44 เอ็มS/s ize 133×68×26.4
ความละเอียด DAC 12 บิต Wแปด 375 g
ความแม่นยำในการสั่นในท้องถิ่น 2.0 pp      

 

 

คำอธิบายประสิทธิภาพ:

ตัวรับส่งสัญญาณ AD9361 ของ RF front-end ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz ช่วงความถี่ครอบคลุม 70 MHz-6 GHz และรองรับ 2X2 MIMOธนาคารตัวกรอง RF ล่วงหน้าที่ส่วนหน้าของลิงค์ส่งและลิงค์รับช่วยเพิ่มความสามารถในการเลือกความถี่

โปรเซสเซอร์เบสแบนด์ใช้ Xilinx Zynq 7020 SoC เพื่อให้การประมวลผลแบบเร่งความเร็ว FPGA รวมกับการทำงานอิสระที่รองรับโดย CPU ARM แบบดูอัลคอร์USRP-LW E310 ผสานรวมอุปกรณ์ต่อพ่วงมากมาย เช่น เครื่องรับ GPS ในตัวที่สามารถใช้สำหรับการรับรู้ตำแหน่งและการซิงโครไนซ์เวลา และพอร์ตโฮสต์ USB คู่ที่สามารถใช้สำหรับพื้นที่จัดเก็บที่เพิ่มขึ้นและอุปกรณ์ I/O อื่นๆผู้ใช้สามารถสร้างต้นแบบและพัฒนาแอพพลิเคชั่นที่ฝังตัวได้อย่างรวดเร็วโดยใช้อุปกรณ์ที่วางจำหน่ายทั่วไป

ชุด USRP Embedded ใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์ก OpenEmbedded เพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นได้รับการติดตั้งไว้ล่วงหน้าด้วยซอฟต์แวร์ USRP Hardware Driver™ (UHD) และเครื่องมือการพัฒนาของบริษัทอื่น เช่น GNU RadioE310 ยังรองรับเทคโนโลยี RFNoCกรอบงานการพัฒนา RFNoC FPGA สามารถทำการคำนวณตามเวลาจริงและตรงตามข้อกำหนดของการประมวลผลสัญญาณบรอดแบนด์

ระบบปฏิบัติการและกรอบการพัฒนา

 

ระบบปฏิบัติการ เปิดอีmbedded ลินุกซ์ (ติดตั้งล่วงหน้า)
กรอบการพัฒนาซอฟต์แวร์

ยูเอชดี(ติดตั้งล่วงหน้า)

จีวิทยุ NU (ติดตั้งล่วงหน้า)

XilinxISE Design Suite

 

รายละเอียดการติดต่อ
Wuhan Tabebuia Technology Co., Ltd.

ผู้ติดต่อ: Mr. Chen

โทร: 18062514745

ส่งคำถามของคุณกับเราโดยตรง (0 / 3000)

ผลิตภัณฑ์อื่น ๆ