แพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์สากลที่ปรับขนาดได้ USRP 2940

แพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์สากล,USRP-LW 2940

USRP-LW 2940 เป็นแพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์ (SDR) ประสิทธิภาพสูงและปรับขนาดได้สำหรับการออกแบบและปรับใช้ระบบสื่อสารไร้สายยุคหน้าประกอบด้วย USRP-LW X310 หนึ่งตัวและบอร์ดลูก RF WBX-LW 40MHz RF สองตัว

ดิUSRP-LW 2940สถาปัตยกรรมฮาร์ดแวร์รวมสล็อตบอร์ดลูกแบนด์วิดท์ขยายสองช่องที่มีแบนด์วิดท์สูงถึง 40M จาก 50 MHz ถึง 2.2 GHzและมีอินเทอร์เฟซความเร็วสูงหลายแบบให้เลือก (PCIe, พอร์ต Gigabit/10 Gigabit Ethernet) รวมถึง Kintex-7 FPGA ที่ผู้ใช้ตั้งโปรแกรมได้มากมายนอกจากนี้USRP-LW 2940ใช้ไดรเวอร์ UHD ข้ามแพลตฟอร์มแบบโอเพนซอร์ส พร้อมเฟรมเวิร์กการพัฒนาจำนวนมาก สถาปัตยกรรมอ้างอิงที่เข้ากันได้ และโปรเจ็กต์โอเพ่นซอร์ส

เป็นแกนประมวลผลดิจิทัลของUSRP-LW 2940XC7K410T FPGA ให้การเชื่อมต่อความเร็วสูงระหว่างส่วนประกอบหลักทั้งหมดรวมถึงส่วนหน้า RF, อินเทอร์เฟซโฮสต์ และหน่วยความจำ DDR3FPGA เริ่มต้นมี UHD ทั้งหมดสำหรับควบคุมการแปลงดาวน์ดิจิทัลและการแปลงดิจิทัล การปรับความถี่อย่างละเอียด และบล็อกฟังก์ชัน DSP อื่นๆผู้ใช้สามารถใช้ประโยชน์จากพื้นที่ว่างของ Kintex-7 FPGA ที่มีทรัพยากรมากมาย รวมทั้งเฟรมเวิร์กการพัฒนา RFNoC ที่ได้รับการสนับสนุนจาก USRP เพื่อพัฒนาและใช้งานโมดูลการประมวลผล DSP ของตนเอง

ดิUSRP-LW 2940ชุดอุปกรณ์ประกอบด้วย: หนึ่งUSRP-LW 2940ยูนิตหลัก, สายเคเบิล Gigabit, อะแดปเตอร์ SFP+ Gigabit, อะแดปเตอร์ไฟฟ้า, สายเคเบิล USB2.0 JTAG, ตัวเชื่อมต่อ SMA สายเคเบิล RF 4 รูท

ตารางเปรียบเทียบประสิทธิภาพของ FPGA ของ Ethernet Port Series และ X Series

ดิUSRP-LW 2940มีอินเทอร์เฟซความเร็วสูงให้เลือกหลากหลายบนแผงควบคุมของอุปกรณ์ พอร์ต Gigabit Ethernet เป็นหนึ่งในวิธีการเชื่อมต่อที่ง่ายที่สุดและใช้บ่อยที่สุดสำหรับแอปพลิเคชันที่มีแบนด์วิดท์ขยายและเวลาแฝงต่ำ เช่น การศึกษา PHY/MAC X310 มีบัสอินเทอร์เฟซ PCIe x4 ที่มีประสิทธิภาพสำหรับการดำเนินการที่กำหนดเมื่อแอปพลิเคชันใช้การบันทึกเครือข่ายหรือการประมวลผลแบบหลายโหนด พอร์ต 10 กิกะบิตจะเป็นตัวเลือกที่ดีที่สุด

ดิUSRP-LW 2940มีคุณสมบัติเพิ่มเติมมากมายที่จะช่วยแอปพลิเคชั่นไร้สายอื่นๆตัวอย่างเช่น ในการออกแบบ FPGA 1GB DDR3 บนเมนบอร์ดสามารถใช้เป็นบัฟเฟอร์ข้อมูลและจัดเก็บข้อมูลได้GPSDO ภายในที่เป็นตัวเลือกให้การอ้างอิงความถี่ที่มีความแม่นยำสูงเมื่อซิงโครไนซ์กับระบบ GPS โดยมีความล่าช้าในการซิงโครไนซ์น้อยกว่า 50nsอนุญาตให้ผู้ใช้ควบคุมส่วนประกอบภายนอก เช่น แอมพลิฟายเออร์และสวิตช์ผ่านอินเทอร์เฟซ GPIO รองรับอินพุต เช่น ทริกเกอร์เหตุการณ์ และสังเกตสัญญาณดีบักดิUSRP-LW 2940รวมถึงอะแดปเตอร์ JTAG ภายในที่ช่วยให้นักพัฒนาสามารถโหลดและดีบักอิมเมจ FPGA ใหม่ได้อย่างง่ายดาย