รายละเอียดสินค้า:
|
แบนด์วิดธ์: | 40Mhz | ||
---|---|---|---|
แสงสูง: | วิทยุที่กำหนดด้วยซอฟต์แวร์แบบฝังได้ 2950,2950 SDR ประสิทธิภาพสูง วิทยุที่กำหนดด้วยซอฟต์แวร์แบบฝังได้ 2950,embeddable software defined radio 2950 |
แพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์สากล,USRP-LW 2950, 40MHz
USRP-LW 2950 เป็นแพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์ (SDR) ประสิทธิภาพสูงและปรับขนาดได้สำหรับการออกแบบและปรับใช้ระบบสื่อสารไร้สายยุคหน้าประกอบด้วย USRP-LW X310 หนึ่งบอร์ด บอร์ดลูก RF WBX-LW 40MHz สองบอร์ด และ OCXO หนึ่งชุด
ดิUSRP-LW 2950สถาปัตยกรรมฮาร์ดแวร์รวมสล็อตบอร์ดลูกแบนด์วิดท์ขยายสองช่องที่มีแบนด์วิดท์สูงถึง 40M จาก 50 MHz ถึง 2.2 GHzและมีอินเทอร์เฟซความเร็วสูงหลายแบบให้เลือก (PCIe, พอร์ต Gigabit/10 Gigabit Ethernet) รวมถึง Kintex-7 FPGA ที่ผู้ใช้ตั้งโปรแกรมได้มากมายนอกจากนี้USRP-LW 2950ใช้ไดรเวอร์ UHD ข้ามแพลตฟอร์มแบบโอเพ่นซอร์ส พร้อมเฟรมเวิร์กการพัฒนาจำนวนมาก สถาปัตยกรรมอ้างอิงที่เข้ากันได้ และโปรเจ็กต์โอเพ่นซอร์ส
เป็นแกนประมวลผลดิจิทัลของUSRP-LW 2950XC7K410T FPGA ให้การเชื่อมต่อความเร็วสูงระหว่างส่วนประกอบหลักทั้งหมดรวมถึงส่วนหน้า RF, อินเทอร์เฟซโฮสต์ และหน่วยความจำ DDR3FPGA เริ่มต้นมี UHD ทั้งหมดสำหรับควบคุมการแปลงดาวน์คอนเวอร์ชั่นและการแปลงดิจิทัล การปรับความถี่อย่างละเอียด และบล็อกฟังก์ชัน DSP อื่นๆผู้ใช้สามารถใช้ประโยชน์จากพื้นที่ว่างของ Kintex-7 FPGA ที่มีทรัพยากรมากมาย รวมทั้งเฟรมเวิร์กการพัฒนา RFNoC ที่ได้รับการสนับสนุนจาก USRP เพื่อพัฒนาและใช้งานโมดูลการประมวลผล DSP ของตนเอง
ดิUSRP-LW 2950ชุดอุปกรณ์ประกอบด้วย: oneUSRP-LW 2950ยูนิตหลัก, สายเคเบิล Gigabit, อะแดปเตอร์ SFP+ Gigabit, อะแดปเตอร์ไฟฟ้า, สายเคเบิล USB2.0 JTAG, ขั้วต่อ SMA สายเคเบิล RF 4 รูท
ดิUSRP-LW 2950มีอินเทอร์เฟซความเร็วสูงให้เลือกหลากหลายบนแผงควบคุมของอุปกรณ์ พอร์ต Gigabit Ethernet เป็นหนึ่งในวิธีการเชื่อมต่อที่ง่ายที่สุดและใช้บ่อยที่สุดสำหรับแอปพลิเคชันที่มีแบนด์วิดท์ขยายและเวลาแฝงต่ำ เช่น การศึกษา PHY/MAC X310 มีบัสอินเทอร์เฟซ PCIe x4 ที่มีประสิทธิภาพสำหรับการดำเนินการที่กำหนดเมื่อแอปพลิเคชันใช้การบันทึกเครือข่ายหรือการประมวลผลแบบหลายโหนด พอร์ต 10 กิกะบิตจะเป็นตัวเลือกที่ดีที่สุด
ดิUSRP-LW 2950มีคุณสมบัติเพิ่มเติมมากมายที่จะช่วยแอปพลิเคชั่นไร้สายอื่นๆตัวอย่างเช่น ในการออกแบบ FPGA 1GB DDR3 บนเมนบอร์ดสามารถใช้เป็นบัฟเฟอร์ข้อมูลและจัดเก็บข้อมูลได้GPSDO ภายในให้การอ้างอิงความถี่ที่มีความแม่นยำสูงเมื่อซิงโครไนซ์กับระบบ GPS โดยมีความล่าช้าในการซิงโครไนซ์น้อยกว่า 50nsอนุญาตให้ผู้ใช้ควบคุมส่วนประกอบภายนอก เช่น แอมพลิฟายเออร์และสวิตช์ผ่านอินเทอร์เฟซ GPIO รองรับอินพุต เช่น ทริกเกอร์เหตุการณ์ และสังเกตสัญญาณดีบักดิUSRP-LW 2950รวมถึงอะแดปเตอร์ JTAG ภายในที่ช่วยให้นักพัฒนาสามารถโหลดและดีบักอิมเมจ FPGA ใหม่ได้อย่างง่ายดาย
ผู้ติดต่อ: Mr. Chen
โทร: 18062514745