|
รายละเอียดสินค้า:
|
| แบนด์วิดธ์: | 40 เมกะเฮิรตซ์ | ช่วงความถี่: | 10MHz-6GHz |
|---|---|---|---|
| FPGA: | XC7K410T | กระดานลูกสาว: | UBX-LW 40MHZ |
| การจัดเก็บข้อมูล: | 1GB DDR3 | อินเตอร์เฟซ: | พอร์ต 1/10 กิกะบิต PCIE |
| แสงสูง: | USRP ซอฟต์แวร์กำหนดวิทยุ 40MHz,2954 USRP 40MHz,PCIE USRP 2954 |
||
USRP-LW 2954 เป็นแพลตฟอร์มวิทยุที่กำหนดโดยซอฟต์แวร์ (SDR) ประสิทธิภาพสูงและปรับขนาดได้สำหรับการออกแบบและปรับใช้ระบบสื่อสารไร้สายยุคหน้าประกอบด้วยบอร์ด USRP-LW X310 หนึ่งตัวและบอร์ดลูก RF UBX-LW 40MHz RF สองตัว
สถาปัตยกรรมฮาร์ดแวร์ USRP-LW 2954 รวมสล็อตบอร์ดลูกแบนด์วิดท์ขยายสองช่องที่มีแบนด์วิดท์สูงถึง 40M จาก 10MHz ถึง 6GHzและมีอินเทอร์เฟซความเร็วสูงหลายแบบให้เลือก (PCIe, พอร์ต Gigabit/10 Gigabit Ethernet) รวมถึง Kintex-7 FPGA ที่ผู้ใช้ตั้งโปรแกรมได้มากมายนอกจากนี้ USRP-LW 2954 ยังใช้ไดรเวอร์ UHD ข้ามแพลตฟอร์มแบบโอเพ่นซอร์ส ที่มีกรอบงานการพัฒนาจำนวนมาก สถาปัตยกรรมอ้างอิงที่เข้ากันได้ และโครงการโอเพ่นซอร์ส
เนื่องจากเป็นแกนประมวลผลดิจิทัลของ USRP-LW 2954 XC7K410T FPGA จึงให้การเชื่อมต่อความเร็วสูงระหว่างส่วนประกอบหลักทั้งหมดรวมถึงส่วนหน้า RF, อินเทอร์เฟซโฮสต์ และหน่วยความจำ DDR3FPGA เริ่มต้นมี UHD ทั้งหมดสำหรับควบคุมการแปลงดาวน์คอนเวอร์ชั่นและการแปลงดิจิทัล การปรับความถี่อย่างละเอียด และบล็อกฟังก์ชัน DSP อื่นๆผู้ใช้สามารถใช้ประโยชน์จากพื้นที่ว่างของ Kintex-7 FPGA ที่มีทรัพยากรมากมาย รวมทั้งเฟรมเวิร์กการพัฒนา RFNoC ที่ได้รับการสนับสนุนจาก USRP เพื่อพัฒนาและใช้งานโมดูลการประมวลผล DSP ของตนเอง
USRP-LW 2954 มีอินเทอร์เฟซความเร็วสูงให้เลือกหลากหลายบนแผงควบคุมของอุปกรณ์ พอร์ต Gigabit Ethernet เป็นหนึ่งในวิธีการเชื่อมต่อที่ง่ายที่สุดและใช้บ่อยที่สุดสำหรับแอปพลิเคชันที่มีแบนด์วิดท์ขยายและเวลาแฝงต่ำ เช่น การศึกษา PHY/MAC USRP-LW 2954 ให้อินเทอร์เฟซบัส PCIe x4 ที่มีประสิทธิภาพสำหรับการดำเนินการที่กำหนดเมื่อแอปพลิเคชันใช้การบันทึกเครือข่ายหรือการประมวลผลแบบหลายโหนด พอร์ต 10 กิกะบิตจะเป็นตัวเลือกที่ดีที่สุด
USRP-LW 2954 มีคุณสมบัติเพิ่มเติมมากมายที่จะช่วยแอปพลิเคชั่นไร้สายอื่นๆตัวอย่างเช่น ในการออกแบบ FPGA 1GB DDR3 บนเมนบอร์ดสามารถใช้เป็นบัฟเฟอร์ข้อมูลและจัดเก็บข้อมูลได้GPSDO ภายในให้การอ้างอิงความถี่ที่มีความแม่นยำสูงเมื่อซิงโครไนซ์กับระบบ GPS โดยมีความล่าช้าในการซิงโครไนซ์น้อยกว่า 50nsอนุญาตให้ผู้ใช้ควบคุมส่วนประกอบภายนอก เช่น แอมพลิฟายเออร์และสวิตช์ผ่านอินเทอร์เฟซ GPIO รองรับอินพุต เช่น ทริกเกอร์เหตุการณ์ และสังเกตสัญญาณดีบักUSRP-LW 2954 ยังมีอแด็ปเตอร์ JTAG ภายในที่ช่วยให้นักพัฒนาสามารถโหลดและดีบักอิมเมจ FPGA ใหม่ได้อย่างง่ายดาย
ผู้ติดต่อ: Mr. Chen
โทร: 18062514745
