|
| ชื่อแบรนด์: | Luowave |
| เลขรุ่น: | E310 |
| MOQ: | 1 ชิ้น |
| ราคา: | USD |
| ระยะเวลาการจัดส่ง: | สินค้าเฉพาะจุดหรือ 30 วัน |
| เงื่อนไขการจ่ายเงิน: | ที/ที |
อุปกรณ์ต่อพ่วงวิทยุซอฟต์แวร์สากล, USRP-LW E310
ภาพรวมผลิตภัณฑ์:
ตัวรับส่งสัญญาณ RF front-end AD9361 ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz และความถี่หลายแบนด์จาก 70 MHz ถึง 6 GHz และสามารถรองรับ 2X2 MIMO
ธนาคารตัวกรองที่เลือกไว้ล่วงหน้าในส่วนหน้า RF ของลิงค์ส่งและลิงค์รับช่วยปรับปรุงการเลือกความถี่
โปรเซสเซอร์เบสแบนด์ใช้ชิป zynq 7020 FPGA ของ Xilinx ซึ่งฝังด้วย ARM dual-core CPU
ชุด USRP แบบฝังใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์กแบบฝังตัวเพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นถูกติดตั้งไว้ล่วงหน้า
ซอฟต์แวร์ UHD และเครื่องมือพัฒนาของบริษัทอื่น เช่น GNU Radio
คุณสมบัติหลัก:
| หมวดหมู่พารามิเตอร์ | ค่า | ยูนิต | หมวดหมู่พารามิเตอร์ | 数值 | 单位 |
| ป้อนข้อมูล/เอาท์พุต | พารามิเตอร์ประสิทธิภาพ RF | ||||
| อินพุตแรงดันไฟฟ้ากระแสตรง | 5-15 | วี | ช่วงความถี่ | 706000 | เอ็มHz |
| การใช้พลังงาน | 2-6 | W | กำลังขับ | >10 | dBm |
| พารามิเตอร์โมดูลการแปลง | เข้าสู่จุดสกัดกั้นอันดับสาม | -20 | dBm | ||
| อัตราการสุ่มตัวอย่าง ADC (สูงสุด) | 61.44 | เอ็มS/s | รูปเสียงรบกวน | <8 | dบี |
| ความละเอียด ADC | 12 | บิต | คุณสมบัติทางกายภาพ | ||
| อัตราการสุ่มตัวอย่าง DAC | 61.44 | เอ็มS/s | สize | 133×68×26.4 | คม |
| ความละเอียด DAC | 12 | บิต | Wแปด | 375 | g |
| ความแม่นยำในการสั่นในท้องถิ่น | 2.0 | ppม | |||
คำอธิบายประสิทธิภาพ:
ตัวรับส่งสัญญาณ AD9361 ของ RF front-end ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz ช่วงความถี่ครอบคลุม 70 MHz-6 GHz และรองรับ 2X2 MIMOธนาคารตัวกรอง RF ล่วงหน้าที่ส่วนหน้าของลิงค์ส่งและลิงค์รับช่วยเพิ่มความสามารถในการเลือกความถี่
โปรเซสเซอร์เบสแบนด์ใช้ Xilinx Zynq 7020 SoC เพื่อให้การประมวลผลแบบเร่งความเร็ว FPGA รวมกับการทำงานอิสระที่รองรับโดย CPU ARM แบบดูอัลคอร์USRP-LW E310 ผสานรวมอุปกรณ์ต่อพ่วงมากมาย เช่น เครื่องรับ GPS ในตัวที่สามารถใช้สำหรับการรับรู้ตำแหน่งและการซิงโครไนซ์เวลา และพอร์ตโฮสต์ USB คู่ที่สามารถใช้สำหรับพื้นที่จัดเก็บที่เพิ่มขึ้นและอุปกรณ์ I/O อื่นๆผู้ใช้สามารถสร้างต้นแบบและพัฒนาแอพพลิเคชั่นที่ฝังตัวได้อย่างรวดเร็วโดยใช้อุปกรณ์ที่วางจำหน่ายทั่วไป
ชุด USRP Embedded ใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์ก OpenEmbedded เพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นได้รับการติดตั้งไว้ล่วงหน้าด้วยซอฟต์แวร์ USRP Hardware Driver™ (UHD) และเครื่องมือการพัฒนาของบริษัทอื่น เช่น GNU RadioE310 ยังรองรับเทคโนโลยี RFNoCกรอบงานการพัฒนา RFNoC FPGA สามารถทำการคำนวณตามเวลาจริงและตรงตามข้อกำหนดของการประมวลผลสัญญาณบรอดแบนด์
ระบบปฏิบัติการและกรอบการพัฒนา
| ระบบปฏิบัติการ | เปิดอีmbedded ลินุกซ์ (ติดตั้งล่วงหน้า) |
| กรอบการพัฒนาซอฟต์แวร์ |
ยูเอชดี(ติดตั้งล่วงหน้า) จีวิทยุ NU (ติดตั้งล่วงหน้า) XilinxISE Design Suite |
|
|
| ชื่อแบรนด์: | Luowave |
| เลขรุ่น: | E310 |
| MOQ: | 1 ชิ้น |
| ราคา: | USD |
| รายละเอียดการบรรจุ: | กล่องกระดาษ\กล่องกระดาษ |
| เงื่อนไขการจ่ายเงิน: | ที/ที |
อุปกรณ์ต่อพ่วงวิทยุซอฟต์แวร์สากล, USRP-LW E310
ภาพรวมผลิตภัณฑ์:
ตัวรับส่งสัญญาณ RF front-end AD9361 ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz และความถี่หลายแบนด์จาก 70 MHz ถึง 6 GHz และสามารถรองรับ 2X2 MIMO
ธนาคารตัวกรองที่เลือกไว้ล่วงหน้าในส่วนหน้า RF ของลิงค์ส่งและลิงค์รับช่วยปรับปรุงการเลือกความถี่
โปรเซสเซอร์เบสแบนด์ใช้ชิป zynq 7020 FPGA ของ Xilinx ซึ่งฝังด้วย ARM dual-core CPU
ชุด USRP แบบฝังใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์กแบบฝังตัวเพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นถูกติดตั้งไว้ล่วงหน้า
ซอฟต์แวร์ UHD และเครื่องมือพัฒนาของบริษัทอื่น เช่น GNU Radio
คุณสมบัติหลัก:
| หมวดหมู่พารามิเตอร์ | ค่า | ยูนิต | หมวดหมู่พารามิเตอร์ | 数值 | 单位 |
| ป้อนข้อมูล/เอาท์พุต | พารามิเตอร์ประสิทธิภาพ RF | ||||
| อินพุตแรงดันไฟฟ้ากระแสตรง | 5-15 | วี | ช่วงความถี่ | 706000 | เอ็มHz |
| การใช้พลังงาน | 2-6 | W | กำลังขับ | >10 | dBm |
| พารามิเตอร์โมดูลการแปลง | เข้าสู่จุดสกัดกั้นอันดับสาม | -20 | dBm | ||
| อัตราการสุ่มตัวอย่าง ADC (สูงสุด) | 61.44 | เอ็มS/s | รูปเสียงรบกวน | <8 | dบี |
| ความละเอียด ADC | 12 | บิต | คุณสมบัติทางกายภาพ | ||
| อัตราการสุ่มตัวอย่าง DAC | 61.44 | เอ็มS/s | สize | 133×68×26.4 | คม |
| ความละเอียด DAC | 12 | บิต | Wแปด | 375 | g |
| ความแม่นยำในการสั่นในท้องถิ่น | 2.0 | ppม | |||
คำอธิบายประสิทธิภาพ:
ตัวรับส่งสัญญาณ AD9361 ของ RF front-end ให้แบนด์วิดท์ทันทีสูงถึง 56 MHz ช่วงความถี่ครอบคลุม 70 MHz-6 GHz และรองรับ 2X2 MIMOธนาคารตัวกรอง RF ล่วงหน้าที่ส่วนหน้าของลิงค์ส่งและลิงค์รับช่วยเพิ่มความสามารถในการเลือกความถี่
โปรเซสเซอร์เบสแบนด์ใช้ Xilinx Zynq 7020 SoC เพื่อให้การประมวลผลแบบเร่งความเร็ว FPGA รวมกับการทำงานอิสระที่รองรับโดย CPU ARM แบบดูอัลคอร์USRP-LW E310 ผสานรวมอุปกรณ์ต่อพ่วงมากมาย เช่น เครื่องรับ GPS ในตัวที่สามารถใช้สำหรับการรับรู้ตำแหน่งและการซิงโครไนซ์เวลา และพอร์ตโฮสต์ USB คู่ที่สามารถใช้สำหรับพื้นที่จัดเก็บที่เพิ่มขึ้นและอุปกรณ์ I/O อื่นๆผู้ใช้สามารถสร้างต้นแบบและพัฒนาแอพพลิเคชั่นที่ฝังตัวได้อย่างรวดเร็วโดยใช้อุปกรณ์ที่วางจำหน่ายทั่วไป
ชุด USRP Embedded ใช้การแจกจ่าย Linux ที่ปรับแต่งโดยเฟรมเวิร์ก OpenEmbedded เพื่อตอบสนองความต้องการเฉพาะของแอปพลิเคชันระบบปฏิบัติการเริ่มต้นได้รับการติดตั้งไว้ล่วงหน้าด้วยซอฟต์แวร์ USRP Hardware Driver™ (UHD) และเครื่องมือการพัฒนาของบริษัทอื่น เช่น GNU RadioE310 ยังรองรับเทคโนโลยี RFNoCกรอบงานการพัฒนา RFNoC FPGA สามารถทำการคำนวณตามเวลาจริงและตรงตามข้อกำหนดของการประมวลผลสัญญาณบรอดแบนด์
ระบบปฏิบัติการและกรอบการพัฒนา
| ระบบปฏิบัติการ | เปิดอีmbedded ลินุกซ์ (ติดตั้งล่วงหน้า) |
| กรอบการพัฒนาซอฟต์แวร์ |
ยูเอชดี(ติดตั้งล่วงหน้า) จีวิทยุ NU (ติดตั้งล่วงหน้า) XilinxISE Design Suite |
